19日本国特許庁(JP)

① 特 許 出 願 公 閉

四公開特許公報(A) 平4-106782

filnt. Cl. 5

識別記号

庁内整理番号

❷公開 平成4年(1992)4月8日

G 11 C 11/401

8526-5L G 11 C 11/34 362 B

審査請求 未請求 請求項の数 2 (全12頁)

図発明の名称 半導体記憶装置

> 创特 願 平2-225627

22出 願 平2(1990)8月27日

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

勿出 願 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

60代 理 人 弁理士 大岩 增雄

外2名

発明の名称

半導体配性裝置。

特許請求の範囲

(1) 行列状に配置されたメモリセルアレイと、一 行分のメモリセルのデータを増幅するセンスアン プと、行アドレス個号入力偏子に供給された行ア ドレス個号に従って上記メモリセルアレイの行を 選択する行デコーダと、列アドレス信号入力増子 に供給された列アドレス信号に従って上記メモリ セルアレイの列を選択する列デコーダと、各メモ リサイクルの開始を規定するクロック哲与が供給 されるクロック入力端子とを具備し、

上記行デコーダの入力アドレス看号が変化した 節1のメモリサイクルでは第1の包号を発生し、 鉄第1のメモリサイクルに接続するサイクルにお いて上記第1のメモリサイクルでアクセスされた メモリセルの統出し、書込みを実行し、上記行デ コーグの入力アドレス信号が変化しない第2のメ モリサイクルでは駄煞2のメモリサイクル内でメ モリセルの読出し、書込み動作が完了するように した半導体記憶装置。

(2) DRAMメモリセルと、リフレッシュ要求発 生回路と、リフレッシュ・アドレス発生回路と、 各メモリサイクルの開始を規定するクロック信号 が供給されるクロック入力増子とを具備し、

リフレッシュ要求信号が発生したメモリサイク ルでは読出し、書込み動作を無効にすると共に、 上記りフレッシュ・アドレス発生回路で発生され た行アドレスのリフレッシュを行ない、且つ第1 の信号をチップ外に供給するようにした半導体記 传发量_

3 発明の詳細な説明

〔産業上の利用分野〕

この発明は、高い周被数のクロックで動作する マイクロプロセッサと関連して使用するのに適し た半導体配性装置に関するものである。

・〔従来の技術〕

半導体技術の進歩に伴ってマイクロプロ セッサのクロック局被数が高速化してきた。マイ クロプロセッサは、例えば第11図に示すようでは、クロック哲号CIKのサイクル1の間に半部は作品では、20世紀では20世紀では、20世紀では20世紀では20世紀では20世紀では20世紀では、20世紀では2

第12図はIEEE Journal Solid-state Circuits, Vol. 22、NO. 5. October 1987、第657 頁乃至第662 頁に記載された行アドレス信号と列アドレ 5 ス倍号の多重化を行なわないでサイクル時間を短縮したDRAM(ダイナミックRAM)の概略構成図である。同図で、1は行アドレスバッファ、4は行デコーダ、5 はメモリセルアレイ、6 は列デコーダ、7 は列アドレスバッファ、8 はメモリ 1 制御回路、9 は入出力回路である。

れ、ビット銀対に電位差が生する。時刻なでセンスアンプ 26を動作させて上記の電位差を増幅する。時刻いで列デコーダ 6 によって選択されたビット銀対が 1/0 銀対に読出され、入出力回路 9 を経てチップ外に読出される。

審込みサイクル 2 の関始時刻はでピット銀 B L を - V ccにプリチャージする。時刻はで スカアドレスに対応するワード線 W L a: が "日"になり、ピット銀 B L にメモリセルキャパンタ 3 1 が接続され、ピット銀対に電位差が生じる。時刻はでセンスアンプ 26を動作させてこの電位差を増幅する。時刻はで列デコーダ B によって選択されたピット線対のみに1/0 線対のデータが含込まれて、このデータはメモリセルキャパンタ 31に書込まれる。

(発明が解決しようとする課題)

従来の半導体配位装置は以上のように構成されているので、クロック信号CLKの1サイクルの、時間は、ビット線のプリチャージに要する時間、メモリセルのセシスアンプの動作時間、列デコー

行デコーダムは行アドレスバッファ 1 を経て供給される行アドレス哲号AB~A16 に従って行列状に配置されたメモリセルの一行を選択し、同様に列デコーダ 6 は列アドレスパッファ? を経て供いる列アドレス信号A0~A1に行って上配メモリセルの一例を選択し、これによって1 個のメモリセルを選択する。制御回路 8 に供給される WE 日号は読出し、 O E 信号は読出しサイクルを指定し、 O E 信号は読出しサイクルを指定する。

次に第12図のDRAMの動作を、DRAMのセンス増幅回路を示す第13図と第14図のタイミング図を用いて説明する。

第13図で、26はセンスアンプ、27、28、29、30はM O S F E T 、31、32はキャパシタ、W L o 、W L 」はワード線、B L 、B L はビット線、I/O、I/O は I/O 線である。第14図の読出しサイクル1 の開始時刻 toにおいてビット線 B L 、B L を 1 V ccにプリチャージする。時刻 ti で入力アドレスに対応するワード線W L o が"H"になり、ビット線 B L にメモリセルキャパシタ 31が接続さ

ダで選択されたビット線対のデータの読出し、書 込み時間の和となり、サイクル時間を充分に短縮 できないという問題があった。

ところが、このスタチックコラムモードアクセ ス方式では、行アドレスが同じで列アドレスのみ が異なるデータの読出し、客込みサイクルは、行アドレスが異なるデータの読み出し客を込みサイクルよりクロック信号CLKのサイクル時間を短縮させると共に、この列アドレスのみが異なるデータの読出し、書込みサイクルでは、クロック信号CLKを"H"にしてはならない等、クロック信号CLKを"H"にしてはならない等、クロック信号CLK自体の制御が複雑になるという問題があった。

また、DRAMを用いた従来の半導体記憶教置で、SRAM(スタチックRAM)のようにリフレッシュが不要なメモリを構成したものとして、IEEE ISSCC DIGEST OF TECHNICAL PAPERS, Feb. 1986、第252 頁乃至第253 頁に示された級似SRAMの概略構成を第15 図に示す。

第16図において、1 は行アドレスバッファ、4 は行デコーダ、6 は列デコーダ、7 は列アドレスバッファ、8 は制御回路、9 は入出力回路、41はリフレッシュ・タイマ、43はセレクタ、44はリフレッシュ・アドレスカウンタである。

とリフレッシュ用の2回の読出し動作が完了する のに充分な時間が必要であり、サイクル時間を短 縮することができないという問題があった。

この発明は、上記のような従来の半導体記憶整理の問題点を解消するためになされたもので、 第1の目的は、半導体記憶装置の平均的なサイクル時間を短縮した半導体記憶装置を得ることにあり、第2の目的は、DRAMを用いた半導体記憶装置において、目動リフレッシュ機能を其えていても、平均的なサイクル時間が仲びない半導体記憶装置を得ることにある。

(課題を解決するための手段)

この発明の第1の実施例に係る半導体記憶装置は、行アドレスが変化したことを検知する検知回路を具え、行アドレスが変化した場合は、マイクロプロセッサに対して所要のアドレスのプリチャーの設出しど書込み動作が次のサイクルに完了することを通報すると共に、ビット線のプリチャーををでして変化後の行のメモリセルのデータのディ

第16図の提似SRAMの動作を第17図のタイミング図を参照して説明する。入力アドレスに相当するワード線によって時刻tiにおいて選択されたメモリセルデータは、DRAMと同様にセンスアンプで増幅されて、時刻t2で入出力回路9を軽て外部に読出される。

ところで、このような擬似 S R A Mでは、リフレッシュ・タイマ 41で一定時間毎にリフレッシュ 要求を出し、リフレッシュ・アドレスカウンタ 44 をリフレッシュ動作毎に 1 ずつカウントアップさせて発生した行アドレスのワード線で選択されたメモリセルをリフレッシュする。

サイクル2で、リフレッシュ・タイマ(1からリフレッシュ要求が入ると、時刻toの入力アドレスに相当する統出し動作にひき続いて、セレクタ43によりリフレッシュ・アドレスカウンタで指定されたワード級が選択されて、リフレッシュ動作が行なわれる。

この構成では、メモリのサイクル時間は通常用

読出し/書込みを行い、行アドレスが変化しなかった場合は、最初のサイクルに所要のアドレスのデータの読出しが完了するようにしたものであ

この発明の第2の実施例に係る半導体記憶装置は、リフレッシュ・タイマを具え、リフレッシュ 要求が発生したサイクルでは、マイクロプロ号号を発生したサイクルでは、マイクロプロ号号を発生して次のサイクルに認出しど書込み動作を手 実行するよう指示すると共に、リフレッシュュを ドレスカウンタで指定された行のリフレッシュュを 行ない、次のサイクルで再実行された読出した 込み動作に対しては第1の発明と同様に作用する ようにしたものである。

(作用)

この発明の半導体記憶装置においては、クロックのサイクル時間をスタチックコラムモードのサイクル時間と 同程度の短い時間に設定しておいて、半導体記憶装置が行アドレスの変化を検知した個号あるいはリフレッシュ中であるという信号

をマイクロプロセッサが受取った場合のみ、マイクロプロセッサは 1 サイクルの動作を停止しての助作を停止した。のサイクルにデータの説出し、書込みを行っておけい。列アドレスを下位アドレスに設定しておけば、行アドレスが変化する頻度は列アドレスの問題でものでは、クロックの問題での複雑な削御なしにクロックのサイクル時間と同程度に短縮することができる。

(実施例)

以下、図示の実施例によってこの発明を詳細に説明する。

第1図において、1は行アドレスバッファ、2は行アドレス変化検知回路、3はビット線プリチャージ信号BLEQおよびセンスアンプ括性化信号SEを発生する信号発生回路、4は行デコーダ、5はメモリセルアレイ、6は列デコーダ、7は列アドレスバッファ、8はメモリ制御回路、9は入出力回路、42はBUSY信号発生回路である。第1図の装置で、行アドレス変化検知回路、

インバータ12、13で構成されたラッチ回路81に転 送される。前の行アドレスはインバータ 14、15よ りなるラッチ回路82に保持されているので、辞他 的OR回路16の出力TA。は"H"となり、OR 回路17の出力の節点N1は"H"となる。節点N 1の電位はクロック信号CLK」に応答してn型MO SFET16を経てインバータ20、21で構成された ラッチ回路83に保持され、BUSY信号となる。 サイクル2では、BUSY信号とクロック信号 CLK2との論理様でプリチャーシ信号BLEQが発 生し、ピット組BLのプリチャージと新しい行の メモリセルデータのセンス増幅を行なう。BUS Y信号は列デコーダ6に供給されて、サイクル2 での列デコーダもの動作を禁止する。プリチャー ジ唇号BLEQが"H"の期間中にピット線対の 電位を TV ccにプリチャーシする。ビット線がプ リチャージされた後、ワード級WL」が立上が り、メモリセルアレイ5中の所定のメモリセルの データがビット銀対に読出される。

. センスアンプ括性化信号SEはBUSY信号と

信号発生回路 3、および B U S Y 信号発生回路 42 を除く他の部分の構造は第4図に示す後来の半導 体記憶装置と同様である。

第2図は第1図の行アドレス変化検知回路2、 信号発生回路3、BUSY6号発生回路42、およびこれらの各回路にクロック信号でLK1、でLK2を発生する回路の機略構成図である。同図で、行アドレス変化検知回路2は行アドレスバッファ1を経てアドレス信号A。~Aia が供給される同じ構造の複数の回路18が設けられている。

第2回で、10、11、18はn型MOSFET、
12、13、14、15、20、21、22、36、39はインバータ、23、35は遅延回路、24はNOR回路、16は排他的OR回路、17、40はOR回路、25、37、38はAND回路である。

第1団、第2団の動作を第3団の動作タイミング団および先に示した第13団を参照して説明する。サイクル2の開始時刻はにおいて行アドレスが変化したとき、この行アドレス変化はクロック合号CLKに応答してn型MOSFET10を経て

クロック個号 GLK を遅延した信号の論理 徴で発生し、 時刻 t aで センスアンプ 2 6を括性化する。 また、行アドレスが変化しないサイクルでは B U S Y 信号は "し"になり、センスアンプ活性化信号 S E は "H" となり、ピット線 B L、 B L のデータを保持する。

第4図は、この発明による半導体記憶装置 34とマイクロプロセッサ 33とを組合わせたシステムの 概略構成図である。マイクロプロセッサ 33は 記憶 装置 34にアドレス 信号 Add、出力活性 化信号 O E、および 恵込み 信号 W E を供給し、双方向のデータ線 1/0 でデータの説出し/ 豊込みを行なう。 また、記憶装置 34は 行アドレスが変化したとき、 B U S Y 信号をマイクロプロセッサ 33に供給する。

第4回の半導体配便装置34とマイクロプロセッサ33との組合せ装置の動作を第5回の動作タイミング図を参照して説明する。

第5回で、サイクル1、2で列アドレスのみが

変化したアドレスがプロセッサ33から記憶装置34 に供給され、同じサイクル中にデータ線1/0 を通 じてデータの読出し/書込みが行なわれる。サイ クル3で行アドレスが変化したアドレスがプロセ ッサから供給される。半導体記憶装置34は行アド レスが変化したことを検知してBUSY信号をプ ロセッサ33に供給し、プロセッサ33に対してこの サイクルでは何もしないで次のサイクルにおいて このサイクルの動作を再実行するように指示する と共に、新しい行のメモリセルデータのセンス増 幅を行なわせ、サイクル4においてサイクル3で アグセスしたアドレスのデータの読出し、書込み を行なわせる。サイクル5、6においてはクロッ ク信号CLKに同期して列アドレスのみが変化し たアドレスがプロセッサから供給され、同じサイ クル中にデータの読出し、書込みが行なわれる。 なお、BUSY信号に正極性のものを用いたが、 負極性としてReady 信号(すなわち、"丑"のと きにそのサイクルにおいてデータがでてくる) と してもよい.

になって、キャパシタ51は該MOSFET48を経て放電されて、節点Dの電位は低レベルになる。 サイクル3の冒頭でMOSFET45はオンになり、このとき節点Dの電位は低レベルであるか 5、リフレッシュ要求信号REFREQは"し" になる。

サイクル3の時点tiでMOSFET46はクロック信号CLK!でオンになり、"L"のリフレッシュ要求信号REFREQが節点Aに伝達されて、鉄節点Aの電位は再び"L"になり、MOSFET48はターンオフして、節点Dの電位はRCの時定数で決まるスピードで上昇して行く。

第9図は第6図のBUSY信号発生回路42で、オア回路17にリフレッシュ要求信号REFREQが入力していることを験けば第2図のBUSY信号発生回路42と同様である。

次に第6回の装置の動作を第10回のタイミング 図を参照して説明する。サイクル2でリフレッシュ更求信号RBFREQが"H"になると、セレクタ63はリフレッシュ・アドレスカウンタ46の出 次に、この発明の第2の実施例を第6回を参照して説明する。何図で、41はリフレッシュ・タイマ、43はセレクタ、44はリフレッシュ・アドレスカウンタである。その他の部分の構造は第1図の装置と同様である。

第7 図はりついます。 45、46、48、49はMのかった。 10 のではいい 51 はキャパシタ、52、53、54、50 はキャパシタ、52、53、54、50 はキャパシタ、52、53、54、50 は 45を 4 の 50 は 4 の で 50 と 51 を 50 と 50 と 51 を 50 と

力を行デコーダ 4 に供給すると共に、BUSY信号発生回路 62はBUSY信号を発生する。BUSY信号によってプリチャージ・センス活性化信号発生回路 3 は第 1 図の回路と同様にピット線のインライズとセンス増幅を制御し、リフレッシュすべき行のメモリセルの読出しを行なう。

BUSY信号を受取ったマイクロプロセッサは次のサイクルも同じ説出し動作を実行する。第10図のBUSY信号の実線はリフレッシュした行と、再実行した読出した行が同一であった場合を示している。リフレッシュした行のアドレスとあ異っていた行とは、第10図のBUSY信号の破線で示すように、第1図の実施例と同様にもう1サイクル記しを再実行させるようにする・1サイクル読出しを再実行させるようにする・

リフレッシュ要求行のアドレスと再実行した説 出した行のアドレスとが変化しないサイクルはD RAMのスタチックコラムモードのサイグル時間 と同程度に短縮可能である。

[発明の効果]

以上のように、第1回に関して説明したこの発明の第1の実施例によれば、DRAMメモリセルを用いた半導体配便装置のサイクル時間を平均的にDRAMのスタチックコラムモードのサイクル時間と同程度に短縮することができる。 従来を開いて記憶装置を大容量に しても、SRAMと同等のサイクル時間で使用することができるので、高速マイクロプロセッサのメモリシステムを安価に提供給することができる。

第6 図に関して説明したこの発明の第2の実施例によれば、DRAMメモリセルを自動的にリフレッシュする機能をもっていても、第16図で説明した擬似SRAMのようにサイクル時間を長くする必要がないので、よりSRAMに近い高速でリフレッシュが不要の配憶装置を提供することができる。

4 図面の簡単な説明

第1図はこの発明の第1の実施例に係る半導体

第9図は第6図の半導体記憶装置で使用される BUSY信号発生回路の一例を示す概略図。

第10回は第6回の半導体記憶装置の動作を説明 するための動作タイミング図、

第11回は一般にマイクロプロセッサの動作を説。 明する動作タイミング図、

第12図は従来の半導体記憶装置の一例を示す概略構成図、

第13図は従来のDRAMのセンス増幅回路を示。 す図、

第14回は第13回のセンス増幅回路の動作を説明 する動作タイミング図、

第15回は第12回の半導体記憶装置で、スタチックコラムモードでアクセスする方法を示す動作タイミング図:

第16図は疑似SRAMを用いた半導体記憶装置の一例を示す概略構成図、

第17回は約16回の擬似SRAMを用いた半線体 配位装置の動作を説明する動作タイミング図である。 配位装置の紙略構成図、

第2回は第1回の装置中の行アドレス変化検知回路、ピット銀プリチャージおよびセンスアンプ活性化信号発生回路、BUSY信号発生回路およびクロック信号CLK1およびCLK2発生回路の概略構成図、

第3 図は第1 図および第2 図の装置の動作を説明するための動作タイミング図、

第4図は第1図に示すこの発明の第1の実施例に係る半導体記憶装置とマイクロプロセッサとの組合せを示す図、

第5図は第4図の半導体記憶装置とマイクロプロセッサとの組合せ回路の動作を説明する動作タイミング図、


第6回はこの発明の第2の実施例に係る半導体 記憶装置の経路構成図、


第7回は第6回の半導体記憶装録で使用される リフレッシュ・タイマの一例を示す回路回。

第8回は第7回のリフレッシュ・タイマの動作 を説明する動作タイミング図、


第1図、第6図において、1・・・行アドレスバッファ、2・・・行アドレス変化検知回路、3・・・ビット銀ブリチャージ、センスアンプ活性化信号発生回路、4・・・行デコーダ、5・・・メモリアレイ、6・・・列デコーダ、7・・・列アドレスバッファ、8・・・制御回路、9・・・入出力回路、41・・・リフレッシュ・タイマ、42・・・BUSY信号発生回路、43・・・セクタ、44・・・リフレッシュ・アドレスカウンタ・

代 理 人、 大 岩 坩 維







第 3 図





第 4 図





















特開平4-106782(11)





26 : センスアンプ 27,28,29,30 : MOSFET 31,32 : キャパシタ


第 14 図



第 15 図







【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第4区分 【発行日】平成7年(1995)12月22日

【公開番号】特開平4-106782 【公開日】平成4年(1992)4月8日 【年通号数】公開特許公報4-1068 【出願番号】特願平2-225627 【国際特許分類第6版】

G11C 11/407

[FI]

G11C 11/34 354 C 6866-5L

手統補正會

(特許法領して集の名類)

平成 6年 11月 10日

特许 庁 長 官 段

圍

1 事件の表示。

特頭平 2-225627号

2 発明の名称

半導体配位裝目

3 樹正をする者

事件との関係 特許出願人

名称 (801) 三亚亚酸株式会社

4 代 選 人

住所 東京都千代田区丸の内二丁目2番3号

三菱電機株式会社

氏名 (8217) 弁理士 高田 守

(連絡先 08(3213)3421 法務·知的財産根本部) A

5 横正の対象

明細容の「発明の評細な説明」、「図面の簡単な説明」の各間および図面。

6 補正の内容

(1) 明細谷の第4頁第13行乃至第19行を下記の過りに訂正する。

12

第13図で、26はセンスアンプ、27、28、29、30はMOSFET、31、32はキャパンタである。MOSFET29とキャパンタ31とにより1個のメモリセルを相成し、同様にMOSFBT32とキャパンタ30とにより値のメモリセルを相成している。WL。、WL,は行デコーダ4によって遊択されるワード級、BL、 \overline{BL} は列デコーダ6によって遊択されるビット級、I/O、 $\overline{I/O}$ はI/O域である。第14図の説出しサイクル1の開始時期1。において、各ビット級に接続されたプリチャージ回路(図示せず)によりビット級BL、 \overline{BL} を $\frac{1}{2}$ VCCにプリチャージする(但し、VCCはチップ全体に供給される環境組圧を変す)。時刻1、で行デコーダ4によって透択された入力アドレスに対応する例えばワード級WL。が"H"になり、ビ

- ② 同資第6页第1行中の「ビット協対」を「第14図のBL、BLに示すようにビット協対」と作正する。
- (3) 同合第5頁第7行中の「時刻t,で」を「時刻t,で行デコーダ4によって 辺状された」と訂正する。
- (4) 同合館8頁第2行中の「入力アドレス」を「行デコーダ4によって選択された入力アドレス」と打正する。
- (5) 尚睿第11頁第13行中の「第1図において、」を「第1図に示すこの発明の半母体記位数回の第1の実施例において、」と訂正する。
- (6) 岡書第12頁第12行乃至第15行を下記の通りに訂正する。

12

12、13、14、15、20、21はインバータ、16は排他的OR回路、i7はOR回路である。第2図(b)で、35は母蛙回路、36、39はインバータ、37、38はAND回路、40はOR回路である。第2図(c)で、22は

インパータ、23は遅延回路、24はNOR回路、25はAND回路である。

- (8) 岡睿第14頁第18行中の「2で列」を「2ではクロック信号CLKに同期して列」と訂正する。
- (9) 回奪第16頁第1行中の「この発明の第2」を「この発明の半導体記憶数優の第2」と訂正する。
- ⑩ 同審第16頁第8行中の「同図において、45、46、48、49は」を「
 第7図において、45、46、48は」と訂正する。
- QD 阿香第18頁第10行中の「55はインパータ、56は建延回路である。」を「55はインパータである。キャパシタ51、MOSFET48の各1つの電 価は被地電位点に接続されている。第8回に示すように、」と打正する。
- 02 同春第17頁第3行中の「MOSPBT45」を「クロック信号CLKによりMOSPBT45」と訂正する。
- (3) 同書第20頁第3行中の「回路、ビット級」を「回路の機略構成図、第2図 (b) はビット級」と訂正する。
- 00 周審第20頁第4行中の「超性化信号発生回路、BUSY」を「活性化信号 発生回路の極略構成図、第2図(c)はBUSY」と訂正する。
- 09 同審第2|頁第9行中の「従来の」を「この発明の半導体配像装置でも使用される公知の」と打正する。
- GB 明細書を次の正誤数の通りに打正する。

正製表			
頁	行	翼	Ē
4	5	行って	従って
"	6	一例 .	1.30
5	2	動作させて	活性化して
	3	デコーダ B によって ・	デコーダ8のアドレス信号Y; によって

"	11	動作させて	活住化して
"	12	デコーダ 8 によって	デコーダ 6 のアドレス借号 Y i によって
•	14	このデータはメモリ	このデータは最終的にメモリ
В	15	ピットプリチ	ビット線のプリチ
"	16	センスアンプは	センスアンプの活性化は
11	20	換知回路 、	検知回路 2、
12	2	第4図	第12図
"	4	第2図	第2図(a)~(c)
"	11	第2図で、	第252(B)で、
"	16	第2図	郊 2 図 (a)~(c)
13	7	SFET18	SFET19
"	10	CLK.	CLK:の反転信号
"	15	ビット般対の	ビット線対Bl、Blの
"	17~18	立上がり、	立上がって"H"になり、
14	2	センスアンプ2 6を	第18回のセンスアンプ26に 供給されてこれを
~	7	この発明	第1図に示すこの発明 、
"	10	34にアドレス	3 4 に行、列の各アドレス
"	14	BUSY	このことを知らせるBUSY
15	4	3 で行アドレス	3では行アドレス
"	4~ 5	プロセッサ	プロセッサ33
18	13	サイクル2で	サイクル2の開始時点で
"	17~18	CK L ¹	C Ľ K'
18	5	センス増格	センスアンプの動作
20	2	第2回	第2図(a)


の 図面中、第2図、第3図、第7図、第13図をそれぞれ別紙のものと盛替える。

旅付春期


费替え用図面(第2図、第3図、第7図、第18図)

阻上


第 7 🛭




41: リフレッシュ、タイマ 45,46,48,49: MOSFET 50: 抵抗 51: キャパンタ 52,53,54,55: インパータ



26: センスアンプ 27,28,29,30: MOSFET 31,32: キャパシタ







PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-106782

(43)Date of publication of application: 08.04.1992

(51)Int.CI.

G11C 11/401

(21)Application number: 02-225627

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

27.08.1990


(72)Inventor: FURUYA KIYOHIRO

(54) SEMICONDUCTOR STORAGE DEVICE

(57) Abstract:

PURPOSE: To shorten the average cycle time of the semiconductor storage device by executing pre-charge of a bit line and sense amplification of a memory cell, in the case a row address is varied, and executing read/write of data of a necessary address in the next cycle.

CONSTITUTION: When a row address is varied at the start time of a cycle 2, this variation is transferred to a latch circuit 81. Since the previous row address is held in a latch circuit 82, an output TA8 of an exclusive OR circuit 16 becomes H, and a nodal point N1 becomes H. The potential of the nodal point N1 is held in a latch circuit 83, and becomes a BUSY signal. In the cycle 2, a pre-charge signal BLEQ is generated by the BUSY signal, and pre-charge of a bit line BL and sense amplification of memory cell data of a new row are executed. The BUSY signal inhibits an operation of a column decoder in the cycle 2. In a period in which the signal BLEQ is H, the potential of a pair of bit lines is



pre-charged to 1/2Vcc. After the bit line is pre-charged, a word line rises, and data of a prescribed memory cell in a memory cell array is read to a pair of bit lines.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office